中心論題：

• 1、分析串?dāng)_信號產(chǎn)生機理

• 2、分析串?dāng)_的幾個重要特性

• 3、說明在PCB設(shè)計時如何控制串?dāng)_

• 
  

解決方案：

• 將串?dāng)_控制在可容忍范圍

• 在電流流向、信號源與邊緣翻轉(zhuǎn)速率、線間距P與兩線平行長度L、地平面等方面控制串?dāng)_。

當(dāng)今飛速發(fā)展的電子設(shè)計領(lǐng)域，高速化和小型化已經(jīng)成為一種趨勢，如何在縮小電子系統(tǒng)體積的同時，保持并提高系統(tǒng)的速度與性能成為擺在設(shè)計者面前的一個重要課題。EDA技術(shù)已經(jīng)研發(fā)出一整套高速PCB和電路板級系統(tǒng)的設(shè)計分析工具和方法學(xué)，這些技術(shù)涵蓋高速電路設(shè)計分析的方方面面：靜態(tài)時序分析、信號完整性分析、EMI/EMC設(shè)計、地彈反射分析、功率分析以及高速布線器。同時還包括信號完整性驗證和Sign-Off，設(shè)計空間探測、互聯(lián)規(guī)劃、電氣規(guī)則約束的互聯(lián)綜合，以及專家系統(tǒng)等技術(shù)方法的提出也為高效率更好地解決信號完整性問題提供了可能。這里將討論分析信號完整性問題中的信號串?dāng)_及其控制的方法。
　　
串?dāng)_信號產(chǎn)生的機理：

串?dāng)_是指一個信號在傳輸通道上傳輸時，因電磁耦合而對相鄰的傳輸線產(chǎn)生不期望的影響，在被干擾信號表現(xiàn)為被注入了一定的耦合電壓和耦合電流。過大的串?dāng)_可能引起電路的誤觸發(fā)，導(dǎo)致系統(tǒng)無法正常工作。如圖1的電路，AB之間的門電路稱為干擾源網(wǎng)絡(luò)(Aggressor Line)，CD之間的門電路稱為被干擾源網(wǎng)絡(luò)(Victim Line)。只要干擾源一改變狀態(tài)，我們就可以觀察到受害源處的脈沖串?dāng)_。

 
圖1　串?dāng)_的干擾源網(wǎng)絡(luò)和被干擾網(wǎng)絡(luò)

信號在傳輸通道上傳輸對相鄰的傳輸線上引起兩類不同的噪聲信號：容性耦合信號與感性耦合信號，如圖2、圖3所示。容性耦合是由于干擾源(Aggressor)上的電壓(Vs)變化在被干擾對象(Victim)上引起感應(yīng)電流(i)通過互容Cm而導(dǎo)致的電磁干擾，而感性耦合則是由于干擾源上的電流(Is)變化產(chǎn)生的磁場在被干擾對象上引起感應(yīng)電壓(V)通過互感(Lm)而導(dǎo)致的電磁干擾。

 
圖2　電容耦合示意圖

　　
 　　　　　　　　　　　　　　
圖3　電感耦合示意圖

串?dāng)_的幾個重要特性分析

a 電流流向?qū)Υ當(dāng)_的影響
串?dāng)_是具有方向的，其波形是電流方向的函數(shù)，這里我們來看兩種情況下的信號仿真。第一種情況是干擾源線網(wǎng)與被干擾對象線網(wǎng)的電流流向相同，第二種情況是干擾源線網(wǎng)與被干擾對象線網(wǎng)的電流流向相反(即位于B點的為驅(qū)動源，而位于A點的為負(fù)載)。AB和CD線網(wǎng)都加入20MHz的信號，表1給出了遠(yuǎn)端D點的串?dāng)_峰值，串?dāng)_的波形仿真結(jié)果如圖4所示。

 
表1　電流流向不同時的串?dāng)_峰值

由仿真結(jié)果可知，電流流向為反向時的遠(yuǎn)端串?dāng)_峰值(357.6mm)要大于電流流向為同向時的遠(yuǎn)端口串?dāng)_峰值(260.5)。同時由圖4可以看到，當(dāng)干擾源的電流流向改變后，被干擾源的串?dāng)_極性也改變了。這說明串?dāng)_的大小和極性與相應(yīng)干擾源上信號的電流流向有關(guān)的。

 
(a)電流為同向時的串?dāng)_波形

 　　　
(b)電流為反向時的串?dāng)_波形
圖4　電流流向?qū)Ψ逯档挠绊?/span>

遠(yuǎn)端D點串?dāng)_一般大于近端C點串?dāng)_，因此在串?dāng)_抑制中，D點的遠(yuǎn)端串?dāng)_通常被作為考察線網(wǎng)峰值串?dāng)_電壓大小的重點考慮的因素。

b 信號源頻率與邊緣翻轉(zhuǎn)速率
干擾源信號頻率越高，被干擾對象上的串?dāng)_幅值越大，我們對圖1中干擾源網(wǎng)絡(luò)AB上的信號頻率f1分別取不同頻率值時，對被干擾對象上的串?dāng)_進(jìn)行了仿真，仿真結(jié)果見表2，信號頻率不同時的串?dāng)_波形見圖5，標(biāo)記為“1"、“2"箭頭所指的波形頻率分別為“500MHz"、“100MHz"。

表2　干擾源頻率取不同值時的串?dāng)_峰值

 
由仿真結(jié)果可見，被干擾對象上的串?dāng)_電壓與干擾源信號的頻率取值成正比，當(dāng)干擾源頻率大100MHz時，必須采取必要的措施來抑制串?dāng)_。同時，由圖5還可以看出，當(dāng)干擾源頻率大到500MHz時的波形，明顯看出被干擾對象的近端C點的串?dāng)_已經(jīng)大于其遠(yuǎn)端D點的串?dāng)_，這說明此時容性耦合已經(jīng)超過感性耦合而成為主要的干擾因素，這種情況下不但要處理好遠(yuǎn)端串?dāng)_，而且需要謹(jǐn)慎處理經(jīng)常容易被忽略的近端串?dāng)_。

另外，我們來分析另一項對串?dāng)_影響極大的因素，它就是信號的邊緣翻轉(zhuǎn)速率，在數(shù)字電路中，除了信號頻率對串?dāng)_有較大影響外，信號的邊緣翻轉(zhuǎn)速率(上升沿和下降沿)對串?dāng)_的影響更大，邊沿變化越快，串?dāng)_越大。由于在現(xiàn)代高速數(shù)字電路的設(shè)計中，具有較大的邊緣翻轉(zhuǎn)速率的器件的應(yīng)用越來越廣泛，因此對于這類器件，即使其信號頻率不高，在布線時也應(yīng)認(rèn)真對待以防止過大的串?dāng)_產(chǎn)生。